一种新的PCB测试技术_中国官方体育博鱼网页版

的安装和测试工作已越来越困难。虽然印制电路板的测试仍然使用在线测试技术这一传统方法，但是这种方法由于的小型化及封装而变得问题慢慢的变多。现在一种新的测试技术——边界扫描测试技术已逐步得到发展，大多数的电路和许多中等规模的设备已开始利用边界扫描测试技术进行设计。BST技术是按照IEEE1149.1标准，提供了一套完整的测试方案。在实际的测试中，它不需要借助于复杂和昂贵的测试设备，并提供一种独立于电路板技术的测试方法。采用边界扫描测试技术进行集成电路设计和印制电路板设计，其的优点是测试过程简单，显著地减少了生产、实验、使用和过程中的测试诊断时间，从而极大地降低了成本。1 BST的基本组成BST电路按照IEEE1149.1标准构成，其中含有测试存取通道TAP及IR和测试数据寄存器组TDR。测试存取通道TAP是一个5芯引脚（其中l芯为复位端）的。TAP控制器是一个16状态的状态机，可产生和各种控制信号（即产生测试、移位、捕获和更新等信号），从而使指令或测试数据移入相应的寄存器，并控制边界扫描测试的各种工作状态。

测试方式选择TMS引脚为控制信号，其决定TAP控制器的工作状态。TMS须在TCK的上升沿之前建立。

在测试时钟脉冲TCK的上升沿，通过TDI串入的数据移入指令寄存器或测试数据寄存器，TAP控制器决定移入的数据是指令或测试数据。

在测试时钟脉冲TCK的下降沿，通过TDO从指令寄存器或测试数据寄存器串出数据，TAP控制器决定串出的数据是指令或测试数据。

其硬件包含通用的PC机、BST测试仪和串行BST信号电缆（含有4路信号的总线，其图中数字含义如下：1为TDI、2为TCK、3为TMS、4为TDO）。测试仪通过标准并口与PC机连接，通过串行信号电缆与PCB上的测试存取口TAP相连。

假设印制电路板上有A、B、C三个模块，模块可以是由单个芯片或多个芯片构成的。它们是按IEEE1149.1标准设计的，即在芯片的I/O管脚处增加BS寄存器（模块中虚线经过的位置），可进行边界扫描测试。若所设计的数字系统或设备有多块PCB，可通过串行信号电缆与PCB相连。使用者能够最终靠编程来灵活选择需测试的芯片、模块或整个PCB。

测试者可根据PCB的网表和器件模型，利用PC机软件编程自动生成检测电路故障的测试图形。PC机应有两个至少32位I/O管脚的插板，这样可形成32位读/写管脚，方便读和写操作。

测试软件应包括预处理器和执行单元。其中预处理器读出测试图形并获取这些图形可能的关系，得到的结果是一组文件，包括存储和控制信息。执行单元装入上述文件，然后执行测试。过程为先读存储信息，把数据置于输入端口，从适当的输出端口读取数据，并同预期的结果作比较。若发现故障，将产生一个故障，并标明故障的位置，加入诊断程序，给出故障的具置。

·测试PCB的I/O管脚的连线。因为PCB的I/O管脚为测试仪提供了的存取通道;

·测试PCB上IC芯片的完整性，在芯片的装配过程中，IC芯片或许己损坏。可采用内建自测试和内部测试，以验证芯片的好坏;

·测试PCB上总线的完整性，通过其测试可检测与总线相连的IC芯片I/O管脚是不是真的存在开路故障。

随着BST技术的持续不断的发展，PCB测试将逐步完善。由于可编程集成电路的大量使用，PCB测试的灵活性和适用性将会提高，而相应的检测系统的成本将会减少。设计者可以在PCB上全部采用可编程逻辑的集成电路，只要通过软件编程即可修改芯片逻辑，从而做成通用的印制电路板，使PCB电路板能够实现不同的功能。这样边界扫描测试技术将使得PCB测试更便利快捷，极大地降低测试成本。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉